PAT-NO:

JP410020975A

DOCUMENT-IDENTIFIER: JP 10020975 A

TITLE:

MEASUREMENT CONTROLLER

PUBN-DATE:

January 23, 1998

INVENTOR-INFORMATION:

NAME

HOSHI, MITSUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP

N/A

APPL-NO:

JP08190120

APPL-DATE:

July 1, 1996

INT-CL (IPC): G06F003/00

ABSTRACT:

PROBLEM TO BE SOLVED: To realize a measurement controller which can improve software developing efficiency, can secure accurate processing timing even if the number of outputs increases, can easily execute a wiring processing and can easily take noise counter measure for respective signals.

SOLUTION: A control substrate 2 arranged in the extension slot of personal computer 1 controls serial data communication between an output unit group 3 and an input unit group 4 and manages data transfer with the personal computer 1 becoming a host-side. Thus, the software scale of the personal computer 1-side can be reduced and developing efficiency improves. Furthermore, the output unit group 3 or the input unit groups 4 can be cascade-connected on a serial data line. Thus, accurate precise processing timing can be secured and the wirings do not concentrate on the extension slot of the personal computer 1. Then, the wiring can considerably easily the checked and correspondence to noise countermeasure for the respective signal types can individually be executed.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-20975

(43)公開日 平成10年(1998) 1月23日

(51) Int.CL⁶

識別記号 庁内整理番号 ·

FΙ

技術表示箇所

G06F 3/00

G06F 3/00

P

審査請求 未請求 請求項の数2 FD (全 8 頁)

(21)出願番号

特顧平8-190120

(71)出顧人 000002185

ソニー株式会社

(22)出顧日

平成8年(1996)7月1日

東京都品川区北品川6丁目7番35号

(72)発明者 星 光男

東京都品川区北品川6丁目7番35号 ソニ


一株式会社内

(54) 【発明の名称】 計測制御装置

(57)【要約】

【課題】 ソフトウェア開発効率を向上させる一方、入 出力点数が増加しても正確な処理タイミングを確保でき るうえ、配線処理や信号毎のノイズ対策が容易に行える 計測制御装置を実現する。

【解決手段】 パソコン1の拡張スロットに配設される制御基板2が出力ユニット群3と入力ユニット群4とのシリアルデータ通信を制御すると共に、ホスト側となるパソコン1とのデータ授受をも管理するので、パソコン1側のソフトウェア規模を小さくでき、開発効率が向上する。しかも、シリアルデータ線路に出力ユニット群3あるいは入力ユニット群4を縦続接続するので、正確な処理タイミングを確保できる上、パソコンの拡張スロットに配線が集中せず極めて容易に配線チェックが行え、信号種類毎のノイズ対策も個々に対応できる。



【特許請求の範囲】

【請求項1】 上位制御手段によって制御指令が書き込 まれる第1の記憶手段と、

この第1の記憶手段から読み出した制御指令に応じた制 御データを発生して第2の記憶手段に書き込む第1のデ ータ授受手段と、

この第2の記憶手段から読み出した制御データを一連の シリアルデータに変換してシリアル出力し、縦続接続さ れる複数の出力手段の個々にデータセットする出力制御 手段と、

複数の入力手段の個々がラッチしたパラレルデータを一 連のシリアルデータとして取込み、これをパラレル変換 して計測データとして前記第2の記憶手段に記憶する入 力制御手段と、

この第2の記憶手段から読み出した計測データを前記第 1の記憶手段に書き込む第2のデータ授受手段とを具備 することを特徴とする計測制御装置。

【請求項2】 前記第1および第2の記憶手段と、前記 第1および第2のデータ授受手段と、前記出力制御手段 および入力制御手段とは、同一基板上に配置され、前記 20 上位制御手段の拡張スロットに装着されることを特徴と する請求項1記載の計測制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば、FA(フ ァクトリー・オートメーション) 等に用いて好適な計測 制御装置に関する。

[0002]

【従来の技術】周知のように、パーソナルコンピュータ O基板やGP-IB基板、RS-232C基板などの拡 張基板をパソコンのI/O拡張スロットに設ける場合が 多い。これらの拡張基板は、パソコンと計測制御対象と の間のインタフェースを確立するものであり、例えば、 パソコン側から出力される制御信号に応じてアクチュエ ータを駆動させたり、このアクチュエータの駆動に応じ て変化する状態を検出するセンサ信号を取込み、これを パソコン側へ入力する等のI/Oポートとして作用す る。

[0003]

【発明が解決しようとする課題】ところで、近年では計 測制御の内容が複雑化する一方で計測制御対象の入出力 点数も増加の一途を辿っており、上述した従来の拡張基 板による汎用インタフェースバスを使用する場合には対 応し得る入出力点数に限りが出てきてしまう。加えて、 汎用インタフェースバスを利用したパソコンだけで計 測、制御、データ集計およびデータ表示等を行わせよう とすると、必然的にソフトウェア規模が大きくなり開発 効率が低下してしまう。

【0004】しかも、計測制御対象の入出力点数が増加 50 【0009】

すると、正確な処理タイミングを確保し難くなる上、パ ソコンの拡張スロットに配線が集中して配線チェック等 の処理や、信号種類毎のノイズ対策が困難になる問題も ある。また、パソコンの拡張スロット数にも限りがある 為、入出力点数を無制限に増設することができないとい う問題もある。

【0005】本発明は、このような事情に鑑みてなされ たもので、ソフトウェア開発効率を向上させる一方、計 測制御対象の入出力点数が増加しても正確な処理タイミ 10 ングを確保できるうえ、配線処理や信号毎のノイズ対策 が容易に行える計測制御装置を提供することを目的とし ている。

[0006]

【課題を解決するための手段】上記目的を達成するた め、請求項1に記載の発明では、上位制御手段によって 制御指令が書き込まれる第1の記憶手段と、この第1の 記憶手段から読み出した制御指令に応じた制御データを 発生して第2の記憶手段に書き込む第1のデータ授受手 段と、この第2の記憶手段から読み出した制御データを 一連のシリアルデータに変換してシリアル出力し、縦続 接続される複数の出力手段の個々にデータセットする出 力制御手段と、複数の入力手段の個々がラッチしたパラ レルデータを一連のシリアルデータとして取込み、これ をパラレル変換して計測データとして前記第2の記憶手 段に記憶する入力制御手段と、この第2の記憶手段から 読み出した計測データを前記第1の記憶手段に書き込む 第2のデータ授受手段とを具備することを特徴とする。 【0007】上記請求項1に従属する請求項2に記載の 発明では、前記第1および第2の記憶手段と、前記第1 (以下、パソコンと称す)による計測制御は、汎用 I / 30 および第2のデータ授受手段と、前記出力制御手段およ び入力制御手段とは、同一基板上に配置され、前記上位 制御手段の拡張スロットに装着されることを特徴として いる。

> 【0008】本発明では、第1のデータ授受手段が第1 の記憶手段から読み出した制御指令に応じた制御データ を第2の記憶手段に書き込む。出力制御手段はこの第2 の記憶手段から読み出した制御データを一連のシリアル データに変換してシリアル出力し、縦続接続される複数 の出力手段の個々にデータセットする。一方、入力制御 40 手段は複数の入力手段の個々によってラッチされたパラ レルデータを一連のシリアルデータとして取込み、これ をパラレル変換して計測データとして前記第2の記憶手 段に記憶する。第2のデータ授受手段はこの第2の記憶 手段から読み出した計測データを前記第1の記憶手段に 書き込む。この結果、上位制御手段側の処理負担が軽減 され、必然的に上位制御手段側のソフトウェア開発効率 が向上する。また、計測制御対象の入出力点数が増加し ても正確な処理タイミングを確保できるうえ、配線処理 や信号毎のノイズ対策が容易になる。

3

【発明の実施の形態】本発明による計測制御装置は、FA(ファクトリー・オートメーション)などに適用され得る。以下では、本発明の実施の形態による計測制御装置を実施例として図面を参照して説明する。

【0010】A. 実施例の構成

(1) 概略構成

図1は、本発明の一実施例による計測制御装置の概略構成を示す図である。この図において、符号1は、所定のアプリケーションソフトの起動により計測、制御、データ集計、データ表示およびデータ保存等の各種処理を行10 うパソコンである。符号2は、パソコン1の拡張スロットに介装される制御基板である。この制御基板2には、第1および第2のCPUが搭載されている。

【0011】第2のCPUは、後述する出力ユニット群3と入力ユニット群4とに対して、例えば、0~+12 VのCMOS電圧レベルによるシリアル通信を繰り返し行う。一方、第1のCPUは、パソコン本体側のCPUから供給される制御データを第2のCPU側へ転送すると共に、第2のCPU側から供給される計測データをパソコン本体側のCPUへ転送する。

【0012】出力ユニット群3は、制御データラインを介して各出力ユニット3-1~3-nをカスケード接続したものである。各出力ユニット3-1~3-nは、制御基板2が送出するシリアル形式の制御データをラッチするシフトレジスタ等から構成され、例えば、ラッチした制御データをシリアル/パラレル変換し、その変換出力によって電磁弁などのアクチュエータ(図示略)を駆動制御する。

【0013】一方、入力ユニット群4は、計測データラインを介して各入力ユニット4-1~4-nをカスケー 30ド接続したものである。各入力ユニット4-1~4-nは、例えば、図示されていないセンサから供給される検出信号をラッチして得たセンサデータを、シリアル形式の計測データとして制御基板側2へ送出する。

【0014】(2)制御基板2の構成

次に、図2を参照して制御基板2の構成について説明する。この図において、符号10は、パソコン本体側のCPU(以下、パソコンCPU10と記す)であり、バスBを介して共有メモリ20にアクセスする。符号21は、第1のCPU(以下、CPU21と記す)である。このCPU21は、パソコンCPU10によって共有メモリ20に書込まれた制御コマンドや制御パラメータ、あるいはタイミング情報を読み出し、これに基づきシーケンス制御プログラムを実行して生成する制御データを、共有メモリ22側に書き込む。

【0015】符号23は、上記制御プログラムが格納されるフラッシュメモリである。符号24は、CPU21のワークエリアとして使用されるRAMであり、各種演算結果やフラグデータが一時記憶される。符号25は、第2のCPU(以下、CPU25と記す)である。この

CPU25は、上述した入力ユニット群4から計測データ(センサデータ)をシリアル受信するためのラッチ信号LAT1と、出力ユニット群3に対して制御データをシリアル送出するためのラッチ信号LAT2とを発生すると共に、後述する読み出しアドレスadーoutおよび書込みアドレスadーinを発生する。

【0016】符号26は、パラレル/シリアル変換器であり、CPU25から供給される読み出しアドレスadーoutに応じて共有メモリ22から制御データを読み出し、これをシリアル出力データS-OUTに変換して出力ユニット群3個へ送出する。符号27は、シリアル/パラレル変換器であり、入力ユニット4群から入力されるシリアル入力データS-INをパラレル形式の計測データに変換すると共に、この変換した計測データを、CPU25から供給される書込みアドレスad-inに従って共有メモリ22に書込む。

【0017】こうして共有メモリ22に書込まれたデータは、上述したCPU21によって読み出され、このデータを元にシーケンス制御プログラムの入力データとし20 て使用される。また、一部は計測データとして共有メモリ20側に書き込まれる。符号28は、クロックカウンタであり、ビットシフト用のクロック出力CK-OUTを発生する一方、そのカウンタ値をCPU25に供給する

【0018】このように、上記構成によれば、パソコン1の拡張スロットに配設される制御基板2が、シーケンス制御プログラムを実行し、出力ユニット群3と入力ユニット群4とのシリアルデータ通信を制御すると共に、ホスト側となるパソコン1とのデータ授受をも管理するので、パソコン1側のソフトウェア規模を小さくでき、開発効率が向上する。しかも、上記構成にあっては、計測制御対象である出力ユニットあるいは入力ユニットの数が増加しても正確な処理タイミングを確保できるうえ、パソコンの拡張スロットに配線が集中することもなく極めて容易に配線チェックが行え、信号種類毎のノイズ対策も個々に対応することが可能になる。

【0019】B. 実施例の動作

次に、上記構成による実施例の入力動作および出力動作 について図3~図10を参照して説明する。

(1)入力動作

ここでは、入力ユニット群4からシリアル形式の計測データを取込む動作について言及する。まず、図3に示すように、処理タイミングtoにおいてCPU25がラッチ信号LAT1を"L"にすると、各入力ユニット4ー1~4ーnでは、図4の一例に図示する通り、パラレル入力されるセンサデータをシフトレジスタにラッチする。図4の一例の場合、各入力ユニット4-1~4-nがそれぞれ各8ビット幅のセンサデータをラッチしている。

第2のCPU (以下、CPU 25と記す) である。この 50 【0020】次に、処理タイミングt1(図3参照) に

なると、CPU25はラッチ信号LAT1を"H"に戻 し、シリアル/パラレル変換器27に書込みアドレスa d-inをセットする。ここで、クロックカウンタ28 のクロック出力CK-OUTが歩進されると、図5に図 示するように、各入力ユニット4-1~4-nのシフト レジスタにラッチされていたセンサデータが1ピットシ フトされ、これがシリアル入力データS-INとして制 御基板2個へ入力される。これ以後、クロック出力CK -OUTの歩進に同期して順次シリアル入力データS-INが制御基板2に送出される。

【0021】クロック出力CK-OUTに同期して制御 基板2に入力されるシリアル入力データS-INは、図 6に示す形態で共有メモリ22に格納される。すなわ ち、シリアル/パラレル変換器27では、シリアル入力 データS-INを8ビット単位でパラレル形式の計測デ ータに変換した後、これをCPU25により指定された 書き込みアドレスad-inに従って共有メモリ22に 書き込む。これにより、共有メモリ22には、図6に図 示する通り、入力ユニット単位の計測データがセットさ れることになる。CPU25は、こうした動作を高速に 20 続ける。 繰り返し実行し続ける。

【0022】こうして共有メモリ22にセットされた入 カユニット単位の計測データは、例えばCPU21のシ ーケンス制御プログラムの実行に使用したり、あるいは 所定ユニット毎の計測データが選択的に読み出されて共 有メモリ20へ転送される。この結果、パソコンCPU 10では共有メモリ20にセットされた計測データに基 づき、データ集計やデータ表示等のアプリケーションソ フトを実行する。

【0023】(2)出力動作

ここでは、パソコンCPU10の指示に応じて出力ユニ ット群3に制御データを送出する出力動作について言及 する。さて、出力動作の場合には、先ず、パソコンCP U10がアクチュエータ等の機器を制御するのに必要な 制御コマンドあるいは制御パラメータ、もしくはタイミ ング情報を生成して共有メモリ20の所定記憶エリアに セットする。そうすると、制御基板2側のCPU21が 共有メモリ20から制御コマンドあるいは制御パラメー 夕、もしくはタイミング情報を読み出し、これに基づき 出力ユニット群3に対して送出すべき制御データを発生 40 して共有メモリ22にストアする。

【0024】一方、CPU25は、共有メモリ22に制 御データが書き込まれたことを検知すると、図7に示す 処理タイミングTsの時点でラッチ信号LAT2を" H"にすると共に、パラレル/シリアル変換器26に対 して読み出しアドレスad-outをセットする。

【0025】パラレル/シリアル変換器26では、図8 に示すように、クロック出力CK-OUTが8クロック 歩進する毎に読み出しアドレスad-outをインクリ

長の制御データを読み出し、これをシリアル形式の制御 データに変換してから1ビットづつクロック出力CK-OUTに同期して出力ユニット群3へ送出する。

【0026】例えば、送出すべき制御データの総データ 長が2048ビットであれば、図9に図示する通り、最 初に"2047ビット"目の制御データが出力ユニット 3-1に送出される。これ以後、クロック出力CK-O UTに同期してビット降順にシリアル送出が行われ、全 ビットの送出が完了した時点、すなわち、図7に示す処 10 理タイミングTgでCPU25はラッチ信号LAT2 を"L"に設定する。これにより、図10に示すよう に、各出力ユニット3-1~3-nに制御データが格納

【0027】こうして各出力ユニット3-1~3-nに 格納された制御データは、各ユニットの制御対象に供給 される。例えば、制御対象がディジタル機器であれば、 そのまま読み出され、アナログ機器であれば制御データ がD/A変換されてアナログ制御信号として使用され る。CPU25は、以上の動作を高速に繰り返し実行し

【0028】以上説明したように、本実施例によれば、 パソコン1の拡張スロットに配設される制御基板2が出 力ユニット群3と入力ユニット群4とのシリアルデータ 通信を制御し、シーケンス制御プログラムを実行すると 共に、ホスト側となるパソコン1とのデータ授受をも管 理する分散処理を実現するので、パソコン1個の負荷を 軽減したり、パソコン1個のソフトウェア規模を小さく してソフトウェア開発効率を向上させることが可能とな る。

- 【0029】また、この実施例では、出力ユニット群3 30 および入力ユニット群4をそれぞれカスケード接続して 制御基板2とシリアル通信する形態とした為、個々のユ ニットと制御基板2とを接続する形態に比して総配線長 を短縮することができる上、配線処理もシンプルかつ容 易になる。加えて、本実施例では、出力ユニット群3お よび入力ユニット群4に対して制御基板2個に近い順に 自動的にビット割り当てされるため、個々のユニットに 対してアドレス設定するスイッチを設ける必要がない。 [0030]
- 【発明の効果】本発明によれば、第1のデータ授受手段 が第1の記憶手段から読み出した制御指令に応じた制御 データを第2の記憶手段に書き込むと、出力制御手段が この第2の記憶手段から読み出した制御データを一連の シリアルデータに変換してシリアル出力し、縦続接続さ れる複数の出力手段の個々にデータセットする。一方、 入力制御手段が複数の入力手段の個々によってラッチさ れたパラレルデータを一連のシリアルデータとして取込 み、これをパラレル変換して計測データとして前記第2 の記憶手段に記憶すると、第2のデータ授受手段がこの メントさせながら共有メモリ22からパラレル8ビット 50 第2の記憶手段から読み出したデータを元にシーケンス

制御プログラムを実行すると共に、計測データを前記第 1の記憶手段に書き込むので、上位制御手段側の処理負 担が軽減される。この結果、必然的に上位制御手段側の ソフトウェア開発効率が向上する。また、計測制御対象 の入出力点数が増加しても正確な処理タイミングを確保 できるうえ、配線処理や信号毎のノイズ対策を容易にす ることができる。

【図面の簡単な説明】

【図1】本発明による一実施例の概略構成を示す図である。

【図2】同実施例における制御基板2の構成を示すプロック図である。

【図3】同実施例における入力動作を説明するためのタ イムチャートである。

【図4】同実施例における入力動作を説明するための図である。

【図5】同実施例における入力動作を説明するための図 である。

【図6】同実施例における入力動作を説明するための図 である。 8 【図7】同実施例における出力動作を説明するためのタ イムチャートである。

【図8】同実施例における出力動作を説明するための図である。


【図9】同実施例における出力動作を説明するための図 である。

【図10】同実施例における出力動作を説明するための 図である。


【符号の説明】

10 1……パソコン、2……制御基板、3……出力ユニット群(出力手段)、4……入力ユニット群(入力手段)、10…パソコンCPU(上位制御手段)、20……共有メモリ(第1の記憶手段)、21……CPU(第1のデータ授受手段、第2のデータ授受手段およびシーケンス制御手段)、22……共有メモリ(第2の記憶手段)、23……フラッシュメモリ、24……RAM、25……CPU(出力制御手段、入力制御手段)、26……パラレル/シリアル変換器(出力制御手段)、27……シリアル/パラレル変換器(入力制御手段)、28……クロックカウンタ(出力制御手段、入力制御手段)。


【図1】




【図3】




【図2】




【図4】




【図5】




【図6】






【図7】




【図8】


出力ユニット用データ保存位置



【図9】



【図10】



パラレル出力